[cadence] inverter layout

인버터 레이아웃 강의 영상을 보고 따라했는데 자꾸 숲이 아니라 나무만 보이는 것 같았고 이해가 되지 않았다.

교수님 도움으로 이건 왜 해야 하는건지, 어떤 절차를 거치는건지, 어디서 필요하는지 등등 이제야 이해를 하고나서 잊지 않기 위해 기록용으로 정리하려고 한다.

 

▶ symbol, testbench

 - 레이아웃 하고자 하는 회로의 schematic을 그려서 symbol화 한다.

 - testbench 용으로 symbol을 이용해서 작동시킬 회로를 만든다.

 - library manager에서 같은 셀에 레이아웃을 생성하고, 절차대로 레이아웃을 진행한다

 

▶ DRC, LVS, PEX

 - DRC : drawing rule check, 레이아웃이 오류없이 제대로 되었는지 체크

 - LVS : layout versus schematic, 내가 기존에 만든 회로와 레이아웃의 netlist끼리 비교해서 다른 점이 있으면 알려줌-사이즈, 포트 이름도 같게 해야 한다.

 - PEX : post layout extracction, 레이아웃 배치에 따라 달라지는 기생저항, 기생커패시턴스를 추출해서 회로에 적용. 마지막에는 testbench로 이상적인 회로와 pex로 추출한 회로를 비교해볼 수 있다.

 

 

안까먹게 위 내용들 다시 자세하게 업로드해야지